Diseño FPGA eficiente en área y velocidad del enfoque de campo de Galois S-Box AES-256 basado en lógica. JETIA. 2024;10(48):105-114. doi:10.5935/jetia.v10i48.915