Diseño FPGA eficiente en área y velocidad del enfoque de campo de Galois S-Box AES-256 basado en lógica. ITEGAM-JETIA, [S. l.], v. 10, n. 48, p. 105–114, 2024. DOI: 10.5935/jetia.v10i48.915. Disponível em: https://itegam-jetia.org/journal/index.php/jetia/article/view/915. Acesso em: 22 oct. 2026.