[1]
2024. Projeto de FPGA eficiente em termos de área e velocidade da abordagem de campo Galois S-Box AES-256 com base na lógic. ITEGAM-JETIA. 10, 48 (ago. 2024), 105–114. DOI:https://doi.org/10.5935/jetia.v10i48.915.