“Projeto de FPGA eficiente em termos de área e velocidade da abordagem de campo Galois S-Box AES-256 com base na lógic” (2024) ITEGAM-JETIA, 10(48), p. 105–114. doi:10.5935/jetia.v10i48.915.