Projeto de FPGA eficiente em termos de área e velocidade da abordagem de campo Galois S-Box AES-256 com base na lógic. JETIA [Internet]. 28º de agosto de 2024 [citado 23º de outubro de 2026];10(48):105-14. Disponível em: https://itegam-jetia.org/journal/index.php/jetia/article/view/915