A Novel Technique to Design Adder and Multiplier Circuits Using GNRFETs in Ternary Logic. JETIA [Internet]. 31º de julho de 2026 [citado 23º de outubro de 2026];12(60):549-57. Disponível em: https://itegam-jetia.org/journal/index.php/jetia/article/view/3893